华为用一篇论文回应"芯片会熔化"：他们发现了芯片功耗的真正秘密

9月4日，中科院科技论文预发布平台ChinaXiv上出现了一篇标题很奇怪的论文。

标题叫《Huawei's τ Chip Was Supposed to Melt？》，直译过来就是：华为的τ芯片，本该熔化？

用反问句做学术论文标题，在学术界不多见。论文的作者是华为公司董事、半导体业务部总裁何庭波。这篇论文的核心内容，是用一颗已经量产、即将出货的芯片——麒麟2026——的逐模块实测数据，回应外界对3D堆叠芯片最大的质疑：把晶体管堆这么密、叠这么多层，芯片会不会过热熔化？

实测的结果，颠覆了所有人的直觉。麒麟2026的晶体管密度从每平方毫米1.55亿提升到2.38亿，跃升55%，相当于过去靠传统工艺微缩三年才能达到的水平，一次到位。但在相同性能下，NPU功耗下降66%，GPU下降58%，CPU性能核心下降41%。

密度更高了，功耗反而更低了。一颗"本该熔化"的芯片，实测反而更冷了。

这组数据的背后，是华为对芯片功耗的一个根本性发现——芯片里真正吃电的，不是计算，是数据传输。

一颗"本该熔化"的芯片

为什么反而更冷了

先搞清楚，为什么所有人都觉得3D堆叠芯片会熔化。

过去几十年，芯片行业遵循摩尔定律——把晶体管越做越小，单位面积塞的晶体管越来越多，性能越来越强。但随着晶体管尺寸逼近物理极限，"几何缩微"的路走不通了。于是行业开始想另一个办法：既然平面上铺不下了，那就往上堆——3D堆叠，把芯片从"大平层"改成"高层公寓"。

但3D堆叠有一个绕不开的问题，发热。晶体管堆得越密，单位面积的功率密度就越高，热量越难散出去。行业普遍认为，3D堆叠芯片的发热会是一个致命难题，堆得越多，热得越快，搞不好真的会"熔化"。

这就是何庭波论文标题里那个反问的由来，你们都说我的芯片会熔化，那我拿实测数据给你们看。

麒麟2026是首款完整采用LogicFolding（逻辑折叠）技术的移动SoC。简单说，逻辑折叠不是简单地把两块芯片摞在一起，而是把芯片内部的逻辑单元重新排布，通过3D垂直互连，大幅缩短信号在芯片内部的传输距离。

实测数据很反常识。晶体管密度提升55%，相当于在同样大小的"地皮"上，塞进了比以前多一半的"住户"。但功耗不升反降——NPU维持29TOPS算力不变时，工作频率下降63%，电压从0.85V降到0.55V，功耗密度下降73%；GPU在相同帧率下，工作电压低了200mV。

如果追求极限性能，Turbo模式下NPU最高可达70TOPS，较前代提升141%。也就是说，这颗芯片不仅更省电了，极限性能也更强了。

何庭波在论文里特意划清了一个边界，韬定律是时间缩放定律，不是能量缩放定律。如果设计者把节省的时间全部用于提升频率，芯片反而可能更耗电。比如麒麟2026上DSP第一代折叠，总功耗降低25%，但因为芯片面积缩小了40%，功率密度反而上升了24%。不过第二代折叠方案已经解决了这个问题。

这个细节很重要，它说明华为不是在吹"万能技术"，而是在老老实实做工程迭代。第一代有问题，第二代改进，用数据说话，不用概念忽悠。

华为发现了芯片功耗的真正秘密

其实，这篇论文最有价值的，不是麒麟2026的功耗降了多少，而是何庭波在论文里揭示的一个底层规律，在芯片内部，能量的主要消耗并非来自计算本身，而是来自数据传输。

这句话听起来简单，但它颠覆了整个芯片行业几十年的设计思路。

过去，芯片设计者都认为，功耗的大头是计算——晶体管开关越多，计算越复杂，耗电就越多。所以芯片优化的方向，一直是怎么让计算单元更高效、怎么降低晶体管的开关功耗。

但华为的实测数据告诉我们，不是这样的。真正吃电的，是数据在芯片里跑来跑去的过程——从内存搬到计算单元，从计算单元A搬到计算单元B，从这一层搬到那一层。数据传输的距离越长、次数越多，消耗的能量就越大。在很多AI芯片里，数据传输消耗的能量，甚至能占到总功耗的70%以上。

这个发现，直接解释了为什么逻辑折叠能大幅降低功耗。3D堆叠把芯片从平面变成立体，信号的传输距离从"横穿整个芯片"变成了"上下楼"——距离缩短了，传输次数减少了，数据搬运的能耗自然就降下来了。计算本身没少做，但数据不用跑那么远了，电就省下来了。

这就是韬定律的核心逻辑，用"时间缩微"替代"几何缩微"。摩尔定律是把晶体管越做越小，靠缩小尺寸提升性能；韬定律是在同样的工艺下，让信号在芯片里跑得更快、绕路更少、延迟更低，靠缩短传输距离提升性能和效率。

打个比方，摩尔定律是把城市里的路越修越宽（缩小晶体管），韬定律是把城市从"摊大饼"改成"垂直城市"（3D堆叠），让大家上班不用横穿整个城市，下楼就到——通勤时间短了，油耗（功耗）自然就降了。

这个思路，对AI芯片的意义尤其重大。AI芯片的核心是大规模并行计算，数据在计算单元之间的搬运极其频繁。英伟达的GPU之所以功耗高、散热难，很大程度上就是因为数据在庞大的计算阵列里来回搬运，消耗了大量能量。如果华为的逻辑折叠技术能应用到AI芯片上——比如昇腾系列——那可能意味着国产AI芯片在能效比上，找到一条不同于英伟达的技术路线。

韬定律不是万能药

但它打开了一扇门

当然，韬定律不是要取代摩尔定律，也不是万能药。

何庭波在论文里也承认，逻辑折叠的工程化还有大量硬骨头要啃。混合键合的间距要做到足够小、晶圆翘曲要控制、对准精度要提升、EDA工具要适配——每一个都是世界级的工程难题。而且逻辑折叠对不同模块的效果差异很大，NPU和GPU这种并行数据密集型模块，折叠收益最突出；但CPU的串行逻辑模块，收益就相对有限。

但即便如此，韬定律的意义仍然不可低估。

对华为来说，这是在被EUV光刻机"卡脖子"的背景下，找到的一条突围路径。没有最先进的光刻机，就不能靠"几何缩微"提升晶体管密度——那就换一条路，用"时间缩微"和3D堆叠，在同样的工艺下实现更高的密度和更低的功耗。麒麟2026用实测数据证明了，这条路是走得通的。

对整个中国半导体产业来说，韬定律提供了一个"换道超车"的可能性。过去几十年，全球半导体行业都在摩尔定律的赛道上跑，中国企业一直在追。现在摩尔定律快走到头了，行业需要新的指导原则，如果韬定律能被验证和推广，那中国企业就有机会在新赛道上，和全球巨头站在同一起跑线上。

对AI芯片来说，能效比正在成为比算力更重要的指标。马斯克在G20上喊AI电力短缺，数据中心的耗电量正在以指数级增长。因此，未来AI算力的瓶颈，可能不是芯片的算力，而是电力和散热。如果华为的逻辑折叠技术能大幅降低AI芯片的功耗，那它的价值就远不止手机芯片了。